Worldlex Wiki Un réseau de portes est une approche de conception et de fabrication de circuits intégrés spécifiques à une application (ASIC) utilisant une puce préfabriquée dont les composants sont ensuite interconnectés en dispositifs logiques (par exemple, portes NAND , bascules , etc.) selon une commande personnalisée par l'ajout de couches d'interconnexion métalliques en usine. Cette approche a connu un grand succès lors des bouleversements de l'industrie des semi-conducteurs dans les années 1980, et son utilisation a décliné à la fin des années 1990.
Des technologies similaires ont également été utilisées pour concevoir et fabriquer des réseaux analogiques, analogiques-numériques et structurés, mais, en général, on ne les appelle pas réseaux de portes.
Les réseaux de portes sont également connus sous le nom de réseaux logiques non engagés (ULA), qui offrent également des fonctions de circuit linéaire, et des puces semi-personnalisées .
Ferranti a été pionnière dans la commercialisation de la technologie ULA bipolaire , proposant des circuits de « 100 à 10 000 portes et plus » dès 1983 , même si, dans les faits, ses produits ne comportaient alors que 4 000 portes . Son avance précoce sur le marché des puces semi-personnalisées, grâce à la première application d'un circuit intégré ULA dans un appareil photo Rollei en 1972, puis à l'adoption de cette technologie par « pratiquement tous les fabricants européens d'appareils photo », lui a permis de dominer ce marché tout au long des années 1970. Cependant, dès 1982, une trentaine d'entreprises ont commencé à concurrencer Ferranti, réduisant sa part de marché à environ 30 %. Ses principaux concurrents étaient d'autres sociétés britanniques comme Marconi et Plessey, qui avaient toutes deux acquis une licence technologique auprès d'une autre entreprise britannique, Micro Circuit Engineering. Une initiative contemporaine, UK5000, visait également à produire un réseau de portes CMOS avec « 5 000 portes utilisables », avec la participation de British Telecom et d'un certain nombre d'autres grandes entreprises technologiques britanniques.IBM a développé des puces bipolaires propriétaires qu'elle a utilisées dans la fabrication d'ordinateurs centraux à la fin des années 1970 et au début des années 1980, mais ne les a jamais commercialisées. Fairchild Semiconductor a également brièvement exploré, à la fin des années 1960, les réseaux bipolaires à logique diode-transistor et à logique transistor-transistor, appelés Micromosaic et Polycell.
La technologie CMOS ( semi-conducteur métal-oxyde complémentaire ) a ouvert la voie à la commercialisation à grande échelle des réseaux de portes. Les premiers réseaux de portes CMOS ont été développés par Robert Lipp en 1974 pour International Microcircuits, Inc. (IMI), une entreprise de photolithographie de Sunnyvale fondée par Frank Deverse, Jim Tuttle et Charlie Allen, anciens employés d'IBM. Cette première gamme de produits utilisait la technologie CMOS métal monocouche 7,5 microns et comportait de 50 à 400 portes . La conception assistée par ordinateur (CAO) était alors très rudimentaire en raison de la faible puissance de calcul disponible ; la conception de ces premiers produits n'était donc que partiellement automatisée.
Ce produit a été pionnier dans plusieurs fonctionnalités qui sont devenues la norme dans les conceptions ultérieures. Les plus importantes étaient : l’organisation rigoureuse des transistors à canal N et à canal P par paires de 2 à 3 rangées sur la puce ; et l’utilisation de grilles pour toutes les interconnexions, au lieu des espacements minimaux personnalisés qui étaient la norme jusqu’alors. Cette innovation a ouvert la voie à l’automatisation complète grâce au développement des matrices CMOS à deux couches. La personnalisation de ces premiers composants était fastidieuse et sujette aux erreurs en raison du manque d’outils logiciels performants. IMI a exploité les techniques de développement de circuits imprimés pour minimiser les efforts de personnalisation manuelle. À l’époque, les puces étaient conçues à la main : tous les composants et leurs interconnexions étaient dessinés sur des feuilles de Mylar quadrillées avec précision, et des crayons de couleur étaient utilisés pour délimiter chaque couche de traitement. Des feuilles de Rubylith étaient ensuite découpées et décollées pour créer une représentation à l’échelle (généralement) 200× à 400× de la couche de traitement. Cette représentation était ensuite photoréduite pour obtenir un masque 1×. La numérisation, remplaçant la gravure sur rubylith, était alors une technologie émergente, mais initialement, elle ne faisait que supprimer l'étape de gravure ; les dessins restaient manuels, puis étaient numérisés manuellement. Parallèlement, les circuits imprimés étaient passés du rubylith sur mesure au ruban adhésif pour circuits imprimés pour les interconnexions. IMI créait des agrandissements photographiques à l'échelle des couches de base. Grâce à des décalcomanies des connexions des portes logiques et au ruban adhésif pour circuits imprimés assurant l'interconnexion de ces portes, il était possible de concevoir rapidement à la main des circuits personnalisés, relativement petits, puis de les reproduire par photoréduction à l'aide des technologies existantes.
Après une brouille avec IMI, Robert Lipp fonda California Devices, Inc. (CDI) en 1978 avec deux associés silencieux, Bernie Aronson et Brian Tighe. CDI développa rapidement une gamme de produits concurrentielle à celle d'IMI et, peu après, une gamme de transistors monocouches à grille de silicium de 5 microns, avec des densités allant jusqu'à 1 200 grilles. Quelques années plus tard, CDI lança des matrices de grilles « sans canal » qui réduisaient les blocages de rangées causés par une sous-couche de silicium plus complexe. Cette sous-couche pré-câblée intégrait les connexions des transistors aux emplacements nécessaires aux fonctions logiques courantes, simplifiant ainsi l'interconnexion métallique de premier niveau. Cette innovation augmenta la densité des puces de 40 %, réduisant considérablement les coûts de fabrication.
Innovation
Les premiers réseaux de portes étaient peu performants, relativement volumineux et coûteux comparés à la technologie nMOS de pointe alors utilisée pour les puces personnalisées. La technologie CMOS était alors privilégiée pour les applications à très faible consommation, comme les puces de montres et les instruments portables alimentés par batterie, et non pour la performance. Leurs performances étaient également bien inférieures à celles de la technologie logique dominante de l'époque : la logique transistor-transistor . Cependant, ils se sont révélés indispensables dans de nombreuses applications de niche, notamment pour la réduction de la consommation et de la taille, les applications portables et aérospatiales, ainsi que pour les produits dont la mise sur le marché était cruciale. Même ces petits réseaux pouvaient remplacer une carte remplie de portes logiques transistor-transistor si la performance n'était pas un critère déterminant. Une application courante consistait à combiner plusieurs petits circuits supportant un circuit LSI plus grand sur une carte ; cette pratique était familièrement appelée « ramassage des déchets ». Le faible coût de développement et d'outillage sur mesure rendait cette technologie accessible aux budgets les plus modestes. Les premiers réseaux de portes ont joué un rôle important dans l' engouement pour la CB dans les années 1970 et ont également servi de tremplin au lancement d'autres produits de grande consommation ultérieurs, tels que les modems et les téléphones portables.
Au début des années 1980, les réseaux de portes logiques commencèrent à s'étendre au-delà de leurs applications de niche pour conquérir le marché grand public. Plusieurs facteurs technologiques et commerciaux convergeaient : la taille et les performances augmentaient, l'automatisation se développait, et la technologie devint très prisée lorsqu'IBM lança en 1981 son nouvel ordinateur central phare, le 3081 , doté d'un processeur à base de réseaux de portes logiques. Ces réseaux furent également utilisés dans un produit grand public, le ZX81, et l'arrivée de nouveaux acteurs sur le marché contribua à accroître leur visibilité et leur crédibilité.
En 1981, Wilfred Corrigan , Bill O'Meara, Rob Walker et Mitchell « Mick » Bohn fondèrent LSI Logic . Leur intention initiale était de commercialiser des réseaux de portes logiques à couplage d'émetteurs, mais ils constatèrent que le marché évoluait rapidement vers la technologie CMOS. Ils optèrent alors pour la licence de la gamme CMOS à grille en silicium de CDI comme source d'approvisionnement secondaire. Ce produit leur permit de s'implanter sur le marché pendant qu'ils développaient leur propre gamme de transistors métalliques bicouches de 5 microns. Cette dernière gamme fut la première gamme de réseaux de portes logiques commercialisée et entièrement automatisable. LSI développa une suite d'outils de développement propriétaires permettant aux utilisateurs de concevoir leurs propres puces depuis leurs propres installations, grâce à une connexion à distance au système de LSI Logic.
Sinclair Research a adapté une version améliorée du ZX80 sur une puce ULA pour le ZX81 , puis a utilisé une ULA dans le ZX Spectrum . Une puce compatible a été fabriquée en Russie sous la référence T34VG1. Acorn Computers a utilisé plusieurs puces ULA dans le BBC Micro , puis une seule ULA pour l' Acorn Electron . De nombreux autres fabricants de l'époque de l'essor de l'ordinateur personnel ont utilisé des ULA dans leurs machines. L' IBM PC a conquis une grande partie du marché des ordinateurs personnels, et les volumes de vente ont rendu les puces entièrement personnalisées plus économiques. La série Amiga de Commodore utilisait des réseaux de portes pour les puces personnalisées Gary et Gayle, comme leurs noms de code le suggèrent.
Afin de réduire les coûts et d'accroître l'accessibilité de la conception et de la production de réseaux de portes logiques, Ferranti a lancé en 1982 un outil de conception assistée par ordinateur pour son produit ULA (Uncommitted Logic Array), appelé ULA Designer. Bien que son prix d'acquisition s'élevât à 46 500 £, cet outil promettait de réduire les coûts à environ 5 000 £ par conception, auxquels s'ajoutaient des coûts de fabrication de 1 à 2 £ par puce en grande série, contre 15 000 £ pour la conception réalisée en faisant appel aux services de Ferranti. Basée sur un mini-ordinateur PDP-11/23 fonctionnant sous RSX/11M, et comprenant un écran graphique, un clavier, une carte de numérisation, un pupitre de commande et un traceur optionnel, la solution visait à répondre aux besoins de conception de réseaux de portes logiques de 100 à 10 000 portes. La conception était entièrement prise en charge par l’organisme acquéreur, depuis l’élaboration d’un plan logique jusqu’à la définition d’un cahier des charges pour la vérification de la logique et la mise en place d’un système de tests automatisés, en passant par l’implantation des circuits logiques dans le réseau. La vérification des conceptions finalisées était effectuée par des spécialistes externes après leur transfert vers un centre de CAO à Manchester (Angleterre) ou à Sunnyvale (Californie), potentiellement par réseau téléphonique. Le prototypage des conceptions finalisées prenait environ trois à quatre semaines. Le mini-ordinateur pouvait également être utilisé comme système de laboratoire ou de bureau, selon les besoins.
Après ULA Designer, Ferranti a lancé Silicon Design System, un système basé sur le VAX-11/730 doté de 1 Mo de RAM, d'un disque Winchester de 120 Mo et d'un écran haute résolution piloté par une unité graphique avec 500 Ko de mémoire dédiée, offrant ainsi des fonctionnalités rapides de fenêtrage, de dessin et d'édition. Le logiciel était disponible séparément pour les organisations utilisant déjà des systèmes VAX-11/780, afin de fournir un environnement multi-utilisateurs. Cependant, le système autonome, comprenant matériel et logiciel, visait à proposer une solution plus abordable et plus réactive lors du processus de conception. La suite d'outils permettait notamment la saisie de la logique et la définition des plans de test (à l'aide des langages de description propriétaires de Ferranti), la simulation logique, la définition et la vérification des implantations, ainsi que la génération de masques pour les prototypes de réseaux de portes. Le système visait également à prendre en charge des conceptions entièrement auto-routées, en utilisant les caractéristiques architecturales des matrices auto-routables (AR) de Ferranti pour fournir un « système de mise en page automatique à 100 % de succès », cette commodité entraînant une augmentation de la surface de silicium d'environ 25 %.
D'autres entreprises britanniques ont développé des produits pour la conception et la fabrication de réseaux de portes logiques. Qudos Limited, une spin-off de l'Université de Cambridge, proposait un logiciel de conception de puces appelé Quickchip, disponible pour les systèmes VAX et MicroVAX II, ainsi qu'une solution clé en main complète à 11 000 $ (environ 1 €). Ce logiciel offrait une suite d'outils globalement similaire à ceux de Ferranti, incluant le placement automatique des composants, le routage, la vérification des règles et la simulation pour la conception de réseaux de portes logiques. Qudos utilisait la lithographie par faisceau d'électrons , gravant les motifs sur des dispositifs Ferranti ULA qui constituaient la base physique de ces puces personnalisées. Le coût de production typique d'un prototype était de 100 £ (environ 100 €) par puce . Quickchip a ensuite été porté sur la station de travail Acorn Cambridge , avec une version d'entrée de gamme pour le BBC Micro , et sur l' Acorn Archimedes .
Alternatives
La concurrence indirecte est apparue avec le développement des FPGA ( Field-Programmable Gate Array ). Fondée en 1984, Xilinx proposait initialement des produits similaires aux premiers FPGA : lents et coûteux, adaptés uniquement à certains marchés de niche. Cependant, la loi de Moore a rapidement propulsé l’entreprise sur le devant de la scène et, dès le début des années 1990, elle bouleversait profondément le marché des FPGA.
Les concepteurs aspiraient toujours à pouvoir créer leurs propres puces complexes sans les coûts d'une conception entièrement personnalisée. Ce souhait fut finalement exaucé avec l'arrivée non seulement des FPGA, mais aussi des CPLD ( dispositifs logiques programmables complexes ), des MCSC (cellules standard configurables en métal) et des ASIC structurés. Alors qu'un réseau de portes nécessitait une fonderie de semi-conducteurs pour le dépôt et la gravure des interconnexions, les FPGA et les CPLD offraient des interconnexions programmables par l'utilisateur. Aujourd'hui, on privilégie la réalisation de prototypes à l'aide de FPGA, car le risque est faible et la fonctionnalité peut être vérifiée rapidement. Pour les petits dispositifs, les coûts de production sont suffisamment bas. En revanche, la production de FPGA de grande taille est très coûteuse, énergivore et, dans de nombreux cas, n'atteint pas la vitesse requise. Pour pallier ces problèmes, plusieurs entreprises spécialisées dans les ASIC, telles que BaySand, Faraday, Gigoptics et d'autres, proposent des services de conversion FPGA vers ASIC.
Déclin
Malgré la forte croissance du marché, les profits du secteur des semi-conducteurs étaient insuffisants. Les années 1980 ont été marquées par une série de récessions successives , engendrant un cycle d'expansion et de récession. Les récessions générales de 1980 et de 1981-1982 ont été suivies de taux d'intérêt élevés qui ont freiné les investissements. Cette réduction a fortement perturbé le secteur des semi-conducteurs, alors très dépendant de ces investissements. Les fabricants, soucieux de maintenir la pleine capacité de leurs usines et de financer une modernisation constante dans un secteur en constante évolution, sont devenus extrêmement compétitifs. L'arrivée de nombreux nouveaux acteurs sur le marché a fait chuter les prix des matrices de portes logiques jusqu'aux coûts marginaux des fabricants de silicium. Des entreprises sans usine, telles que LSI Logic et CDI, ont survécu grâce à la vente de services de conception et de temps de calcul plutôt qu'à leurs revenus de production.
Au début du XXIe siècle, le marché des réseaux de portes logiques n'était plus que l'ombre de lui-même, victime des conversions vers les FPGA réalisées pour des raisons de coût ou de performance. IMI s'est orientée des réseaux de portes logiques vers les circuits mixtes et a été rachetée par Cypress Semiconductor en 2001 ; CDI a cessé ses activités en 1989 ; et LSI Logic a abandonné ce marché au profit des produits standard et a finalement été acquise par Broadcom.
Conception
Les premiers réseaux de portes logiques étaient composés de transistors bipolaires , généralement configurés selon des architectures logiques transistor-transistor hautes performances , des architectures logiques à couplage d'émetteur ou des architectures logiques en mode courant . Les réseaux de portes CMOS ( semi-conducteur métal-oxyde complémentaire ) ont été développés ultérieurement et ont fini par dominer le secteur.
Les matrices de portes logiques, constituées de puces non finies disposées sur une tranche de silicium, sont généralement préfabriquées et stockées en grande quantité, indépendamment des commandes clients. La conception et la fabrication selon les spécifications individuelles du client peuvent être réalisées plus rapidement qu'avec des cellules standard ou une conception entièrement personnalisée . L'approche par matrice de portes logiques réduit les coûts non récurrents liés aux masques d'ingénierie , car moins de masques personnalisés doivent être produits. De plus, les délais et les coûts d'outillage de test sont réduits : les mêmes bancs de test peuvent être utilisés pour tous les produits à matrice de portes logiques fabriqués sur la même puce . Les matrices de portes logiques ont précédé les circuits intégrés spécifiques à un composant (ASIC) structurés , plus complexes ; contrairement aux matrices de portes logiques, les ASIC structurés intègrent généralement des mémoires et/ou des blocs analogiques prédéfinis ou configurables.
Un circuit d'application doit être construit sur une matrice de portes logiques comportant suffisamment de portes, de câblage et de broches d'E/S. Les exigences étant variables, les matrices de portes logiques sont généralement regroupées en familles, les plus grandes offrant davantage de ressources, mais étant par conséquent plus coûteuses. Si le concepteur peut relativement facilement déterminer le nombre de portes et de broches d'E/S nécessaires, le nombre de pistes de routage requis peut varier considérablement, même pour des circuits logiques identiques. (Par exemple, un commutateur matriciel nécessite beaucoup plus de pistes de routage qu'une matrice systolique comportant le même nombre de portes.) Les pistes de routage inutilisées augmentant le coût (et diminuant les performances) du composant sans apporter d'avantage, les fabricants de matrices de portes logiques s'efforcent de fournir juste assez de pistes pour permettre le routage de la plupart des circuits compatibles en termes de portes et de broches d'E/S. Ce choix est déterminé par des estimations, telles que celles issues de la règle de Rent, ou par des essais sur des circuits existants.
Les principaux inconvénients des réseaux de portes sont leur densité et leurs performances légèrement inférieures à celles d'autres approches de conception de circuits intégrés spécifiques (ASIC). Cependant, cette technique reste souvent une solution viable pour les faibles volumes de production.
Utilisations
Dans les années 1980, les processeurs Forth Novix N4016 et HP série 3000 (37 unités), tous deux à pile , étaient implémentés à l'aide de réseaux de portes logiques, de même que certaines fonctions de terminaux graphiques. Certains composants matériels des serveurs DEC et HP , au moins dans les années 1990, étaient également implémentés à l'aide de réseaux de portes logiques.
Plus d articles de Worldlex Wiki
Revenez a l index pour explorer davantage de pages sur l histoire, la science, la culture, la geographie et la societe en francais.
Explorer l index