Réseau de portes programmables sur site

• 1987 : 9 000 portes, Xilinx
• 1992 : 600 000, Département de la guerre de surface navale
• Début des années 2000 : millions
• 2013 : 50 millions, Xilinx

• 1985 : Premier FPGA commercial : Xilinx XC2064
• 1987 : 14 millions de dollars
• de portes logiques et de blocs RAM permettant d'implémenter des calculs numériques complexes. Ils peuvent être utilisés pour implémenter toute fonction logique réalisable par un ASIC . La possibilité de mettre à jour les fonctionnalités après livraison, la reconfiguration partielle d'une partie de la conception et les faibles coûts d'ingénierie non récurrents par rapport à une conception ASIC (malgré un coût unitaire généralement plus élevé) offrent des avantages pour de nombreuses applications.

  Les FPGA utilisant des débits d'E/S très rapides et des bus de données bidirectionnels , il devient difficile de vérifier la synchronisation correcte des données valides pendant les temps d'établissement et de maintien. L'optimisation de l'implantation permet d'allouer les ressources au sein des FPGA afin de respecter ces contraintes de synchronisation.

  Certains FPGA possèdent des fonctionnalités analogiques en plus de leurs fonctions numériques. La fonctionnalité analogique la plus courante est la vitesse de balayage programmable sur chaque broche de sortie. Ceci permet à l'utilisateur de définir des vitesses faibles sur les broches faiblement chargées qui, autrement, présenteraient des oscillations ou un couplage inacceptables, et des vitesses plus élevées sur les canaux haute vitesse fortement chargés qui, autrement, fonctionneraient trop lentement. On trouve également fréquemment des circuits de commande d'oscillateurs à quartz, des oscillateurs RC intégrés et des boucles à verrouillage de phase (PLL) avec oscillateurs commandés en tension (VCO) intégrés , utilisés pour la génération et la gestion d'horloge, ainsi que pour les horloges d'émission et de récupération d'horloge des sérialiseurs/désérialiseurs (SERDES) haute vitesse. Les comparateurs différentiels sur les broches d'entrée, conçus pour être connectés à des canaux de signalisation différentiels , sont assez courants . Quelques FPGA mixtes intègrent des convertisseurs analogique-numérique (CAN) et numérique-analogique (CNA) périphériques avec des blocs de conditionnement de signaux analogiques, ce qui leur permet de fonctionner comme un système sur une puce (SoC). De tels dispositifs brouillent la frontière entre un FPGA, qui transporte des 0 et des 1 numériques sur sa matrice d'interconnexion programmable interne, et un réseau analogique programmable sur le terrain (FPAA), qui transporte des valeurs analogiques sur sa matrice d'interconnexion programmable interne.

  Blocs logiques

  L'architecture FPGA la plus courante se compose d'un réseau de blocs logiques appelés blocs logiques configurables (CLB) ou blocs de réseau logique (LAB) (selon le fabricant), de pastilles d'E/S et de canaux de routage. Généralement, tous les canaux de routage ont la même largeur (nombre de signaux). Plusieurs pastilles d'E/S peuvent tenir sur la hauteur d'une ligne ou la largeur d'une colonne du réseau.

  Un circuit d'application doit être implémenté dans un FPGA doté de ressources adéquates. Si le nombre de blocs logiques et d'E/S requis est facilement déterminable à partir de la conception, le nombre de canaux de routage nécessaires peut varier considérablement, même pour des conceptions présentant la même quantité de logique. Par exemple, un commutateur matriciel nécessite beaucoup plus de routage qu'une matrice systolique comportant le même nombre de portes. Étant donné que les canaux de routage inutilisés augmentent le coût (et diminuent les performances) du FPGA sans apporter aucun avantage, les fabricants de FPGA s'efforcent de fournir juste assez de canaux pour que la plupart des conceptions compatibles en termes de tables de correspondance (LUT) et d'E/S puissent être routées . Ce nombre est déterminé par des estimations, telles que celles dérivées de la règle de Rent, ou par des expérimentations avec des conceptions existantes.

  En général, un bloc logique est constitué de plusieurs cellules logiques. Une cellule typique comprend une LUT à 4 entrées, un additionneur complet et une bascule D. La LUT peut être divisée en deux LUT à 3 entrées. En mode normal, ces LUT sont combinées en une LUT à 4 entrées par le premier multiplexeur . En mode arithmétique , leurs sorties sont transmises à l'additionneur. Le mode de fonctionnement est programmé dans le deuxième multiplexeur. La sortie peut être synchrone ou asynchrone , selon la programmation du troisième multiplexeur. En pratique, l'additionneur entier ou une partie de celui-ci est stocké sous forme de fonctions dans les LUT afin d'optimiser l'espace mémoire .

  Blocs durs

  Les familles de FPGA modernes étendent les capacités mentionnées ci-dessus en intégrant des fonctionnalités de haut niveau directement dans le silicium. L'intégration de ces fonctions communes au sein du circuit permet de réduire la surface requise et d'améliorer leurs performances par rapport à une conception basée sur des primitives logiques. On peut citer comme exemples les multiplicateurs , les blocs DSP génériques , les processeurs embarqués , les circuits d'E/S haute vitesse et les mémoires embarquées .

  Les FPGA haut de gamme peuvent intégrer des émetteurs-récepteurs multigigabits à haut débit et des cœurs IP matériels tels que des cœurs de processeur , des unités de contrôle d'accès au support Ethernet , des contrôleurs PCI ou PCI Express et des contrôleurs de mémoire externe . Ces cœurs coexistent avec la matrice programmable, mais sont construits à partir de transistors plutôt que de tables de correspondance (LUT). Ils offrent ainsi des performances et une consommation énergétique comparables à celles des ASIC, sans pour autant monopoliser les ressources de la matrice, libérant ainsi davantage de ressources pour la logique spécifique à l'application. Les émetteurs-récepteurs multigigabits intègrent également des circuits de conditionnement de signal hautes performances , ainsi que des sérialiseurs et désérialiseurs à haut débit, des composants qui ne peuvent être réalisés à partir de LUT. Les fonctionnalités de la couche physique (PHY) de haut niveau, telles que le codage de ligne, peuvent être implémentées ou non, en parallèle des sérialiseurs et désérialiseurs, dans la logique matérielle, selon le FPGA.

  Soft core

  

  Une autre approche consiste à utiliser des cœurs IP de processeurs logiciels implémentés au sein de la logique FPGA. Nios II , MicroBlaze et Mico32 sont des exemples de processeurs logiciels répandus. De nombreux FPGA modernes sont programmés à l' exécution , ce qui a donné naissance au concept de calcul reconfigurable , ou systèmes reconfigurables : des processeurs qui se reconfigurent automatiquement en fonction de la tâche à accomplir. Par ailleurs, de nouvelles architectures non-FPGA commencent à émerger. Les microprocesseurs configurables par logiciel, tels que le Stretch S5000, adoptent une approche hybride en proposant sur une même puce un ensemble de cœurs de processeur et de cœurs programmables de type FPGA.

  Intégration

  En 2012, l'approche architecturale à gros grains a franchi une étape supplémentaire en combinant les blocs logiques et les interconnexions des FPGA traditionnels avec des microprocesseurs embarqués et des périphériques associés, afin de former un système complet sur une puce programmable . On trouve des exemples de telles technologies hybrides dans le SoC entièrement programmable Xilinx Zynq-7000 , qui intègre un processeur ARM Cortex-A9 MPCore bicœur à 1 GHz au sein de la matrice logique du FPGA , ou encore dans le FPGA Altera Arria V, qui comprend un processeur ARM Cortex-A9 MPCore bicœur à 800 MHz . L' Atmel FPSLIC est un autre exemple de ce type de dispositif, utilisant un processeur AVR associé à l'architecture logique programmable d'Atmel. Les dispositifs Microsemi SmartFusion intègrent un cœur de processeur ARM Cortex-M3 (avec jusqu'à 512 ko de mémoire flash et 64 ko de RAM) et des périphériques analogiques tels que des convertisseurs analogiques-numériques multicanaux et des convertisseurs numériques-analogiques dans leur matrice FPGA basée sur la mémoire flash .de circuits synchrones nécessitant un signal d'horloge . Les FPGA intègrent des réseaux de routage globaux et régionaux dédiés à l'horloge et à la réinitialisation, généralement implémentés sous forme d' arbre H , permettant ainsi une distribution avec un déphasage minimal . Les FPGA peuvent contenir des boucles à verrouillage de phase (PLL) ou à verrouillage de délai (DLL) analogiques pour synthétiser de nouvelles fréquences d'horloge et gérer la gigue . Les conceptions complexes peuvent utiliser plusieurs horloges avec des relations de fréquence et de phase différentes, formant chacune un domaine d'horloge distinct . Ces signaux d'horloge peuvent être générés localement par un oscillateur ou extraits d'un flux de données . Il convient d'être vigilant lors de la conception des circuits de transition entre domaines d'horloge afin d'éviter la métastabilité . Certains FPGA contiennent des blocs RAM à double port capables de fonctionner avec différentes horloges, facilitant ainsi la construction de FIFO et de tampons à double port assurant la transition entre les domaines d'horloge.

  Architectures 3D

  Pour réduire la taille et la consommation d'énergie des FPGA, des fournisseurs tels que Tabula et Xilinx ont introduit des architectures 3D ou empilées . Suite à l'introduction de ses FPGA de la série 7 de interposeur en silicium – une seule pièce de silicium qui supporte les interconnexions passives. Cette construction multi-puces permet également de réaliser différentes parties du FPGA avec des technologies de fabrication différentes, car les exigences de fabrication diffèrent entre la matrice FPGA elle-même et les émetteurs-récepteurs série à très haut débit ( hétérogène .

  L'approche hétérogène d'Altera consiste à utiliser une seule puce FPGA monolithique et à connecter d'autres puces et technologies au FPGA à l'aide de la technologie EMIB (Embedded Multi-die Interconnect Bridge) d'Intel.

En 2016, Xilinx (désormais intégré à AMD ) et Altera, rivaux de longue date dans le secteur, étaient les leaders du marché des FPGA. À cette époque, ils contrôlaient près de 90 % du marché.

Xilinx et Altera proposent tous deux des logiciels propriétaires de conception électronique automatisée pour Windows et Linux ( ISE / Vivado et Quartus ) qui permettent aux ingénieurs de concevoir , d'analyser, de simuler et de synthétiser ( compiler ) leurs conceptions.

En mars 2010, Tabula a annoncé sa technologie FPGA utilisant une logique et une interconnexion à multiplexage temporel , promettant des économies potentielles pour les applications haute densité. Le 24 mars 2015, Tabula a officiellement cessé ses activités.

Le 1er juin 2015, Intel a annoncé son intention d'acquérir Altera pour environ 16,7 milliards de dollars américains et a finalisé l'acquisition le 30 décembre 2015.

Le 27 octobre 2020, AMD a annoncé son intention d'acquérir Xilinx et a finalisé l'acquisition d'une valeur d'environ 50 milliards de dollars américains en février 2022.

En février 2024, Altera est redevenue indépendante d'Intel.

Parmi les autres fabricants, on peut citer :

• Achronix , fabricant de FPGA à base de SRAM avec une vitesse de fabrication de 1,5 GHz
• Altium fournit un environnement de conception matériel-logiciel pour systèmes sur FPGA.
• Cologne Chip, concepteur et producteur de FPGA soutenu par le gouvernement allemand
• Lattice Semiconductor fabrique des FPGA basse consommation basés sur la SRAM, dotés d'une mémoire flash de configuration intégrée, d'un démarrage instantané et d' une reconfiguration à chaud.
  • SiliconBlue Technologies fournit des FPGA à base de SRAM à très faible consommation avec mémoire de configuration non volatile intégrée en option ; acquis par Lattice en 2011
• Puce électronique :
  • Microsemi (anciennement Actel ), fabricant de FPGA mixtes à base de mémoire flash et d' antifusibles ; acquis par Microchip en 2018.
  • Atmel , une deuxième source de certains dispositifs compatibles avec Altera ; également FPSLIC calculable . Les FPGA peuvent servir à implémenter un microprocesseur logiciel , comme le Xilinx MicroBlaze ou l'Altera Nios II . Leur principal avantage réside dans leur vitesse d'exécution nettement supérieure pour certaines applications, grâce à leur nature parallèle et à l'optimisation du nombre de portes logiques utilisées pour certains processus.

    Les FPGA ont été initialement conçus pour concurrencer les circuits logiques programmables complexes (CPLD) et implémenter la logique d'interface des cartes de circuits imprimés . Avec l'augmentation de leur taille, de leurs capacités et de leur vitesse, les FPGA ont pris en charge des fonctions supplémentaires, au point que certains sont désormais commercialisés comme des systèmes sur puce (SoC) complets. En particulier, avec l'introduction de multiplicateurs dédiés dans les architectures FPGA à la fin des années 1990, des applications qui étaient traditionnellement réservées aux processeurs de signaux numériques (DSP) ont commencé à utiliser les FPGA.

    L'évolution des FPGA a favorisé l'essor de ces dispositifs, dont l'architecture permet le développement de solutions matérielles optimisées pour des tâches complexes, telles que la segmentation d'images IRM 3D, la transformée en ondelettes discrètes 3D, la reconstruction d'images tomographiques ou les systèmes TEP/IRM. Les solutions développées peuvent effectuer des calculs intensifs grâce au traitement parallèle, sont reprogrammables dynamiquement et présentent un faible coût, tout en répondant aux exigences strictes de temps réel liées à l'imagerie médicale.

    Une autre tendance dans l'utilisation des FPGA est l'accélération matérielle , qui permet d'utiliser un FPGA pour accélérer certaines parties d'un algorithme et de répartir une partie des calculs entre le FPGA et un processeur classique. Le moteur de recherche Bing est connu pour avoir adopté l'accélération FPGA pour son algorithme de recherche en 2014. accélérateurs d'IA, notamment dans le cadre du projet Catapult de Microsoft , et pour accélérer les réseaux neuronaux artificiels pour les applications d'apprentissage automatique .

    À l'origine, les FPGA étaient réservés à des applications verticales spécifiques à faible volume de production. Pour ces applications, le surcoût matériel unitaire d'une puce programmable est plus abordable que les ressources de développement nécessaires à la création d'un ASIC. Souvent, une puce sur mesure serait moins chère en grande quantité, mais les FPGA peuvent être privilégiés pour une mise sur le marché rapide. L'évolution des coûts et des performances a élargi le champ des applications possibles.

    Les FPGA peuvent également être utilisés pour d'autres applications :

    • Espace (avec durcissement aux radiations )
    • Modules de sécurité matériels
    • Transactions financières à haute vitesse
    • Rétroinformatique (par exemple les projets MARS et MiSTer FPGA)
    • Analyseurs différentiels numériques intégrés à grande échelle , une forme d' ordinateur analogique basé sur des éléments de calcul numérique

    Utilisation par l'armée américaine

    Les FPGA jouent un rôle crucial dans les communications militaires modernes, notamment dans des systèmes comme le Joint Tactical Radio System (JTRS) et dans des dispositifs proposés par des entreprises telles que Thales et Harris Corporation . Leur flexibilité et leur programmabilité les rendent idéaux pour les communications militaires, offrant un traitement du signal personnalisable et sécurisé. Dans le JTRS, utilisé par l'armée américaine, les FPGA assurent l'adaptabilité et le traitement en temps réel, essentiels pour répondre aux différentes normes de communication et méthodes de chiffrement.

En matière de sécurité matérielle , les FPGA présentent des avantages et des inconvénients par rapport aux ASIC ou aux microprocesseurs sécurisés. Leur flexibilité réduit le risque de modifications malveillantes lors de la fabrication . Auparavant, pour de nombreux FPGA, le flux de bits de conception était exposé lors de son chargement depuis une mémoire externe, généralement à la mise sous tension. Tous les principaux fabricants de FPGA proposent désormais aux concepteurs une gamme de solutions de sécurité, telles que le chiffrement et l'authentification du flux de bits . Par exemple, Altera et Xilinx offrent le chiffrement AES (jusqu'à 256 bits) pour les flux de bits stockés dans une mémoire flash externe. Les fonctions physiques non clonables (PUF) sont des circuits intégrés dotés de signatures uniques qui permettent de sécuriser les FPGA tout en occupant un espace matériel minimal.

Les FPGA qui stockent leur configuration en mémoire flash non volatile, comme les dispositifs programmables ProAsic 3 de Microsemi ou XP2 de Lattice , ne présentent pas le flux de bits et ne nécessitent aucun chiffrement . Les clients souhaitant une protection accrue contre la falsification peuvent opter pour des FPGA à écriture unique et antifusibles, proposés par des fournisseurs tels que Microsemi .

Avec ses FPGA et SoC Stratix 10, Altera a introduit un gestionnaire de périphériques sécurisé et des fonctions physiques non clonables pour fournir des niveaux élevés de protection contre les attaques physiques.

En 2012, les chercheurs Sergei Skorobogatov et Christopher Woods ont démontré que certains FPGA pouvaient être vulnérables à des actes malveillants. Ils ont découvert une faille de sécurité critique intégrée au silicium du ProAsic 3 d'Actel/Microsemi, le rendant vulnérable à plusieurs niveaux : reprogrammation des clés de chiffrement et d'accès , accès au flux binaire non chiffré, modification des fonctionnalités de bas niveau du silicium et extraction des données de configuration .

En 2020, une vulnérabilité critique (nommée Starbleed) a été découverte dans tous les FPGA de la série 7 de Xilinx, rendant le chiffrement du flux binaire inopérant. Aucune solution de contournement n'a été trouvée. Xilinx n'a pas produit de révision matérielle. Les dispositifs Ultrascale et ultérieurs, déjà commercialisés à l'époque, n'ont pas été affectés.

Historiquement, les FPGA étaient plus lents, moins économes en énergie et offraient généralement moins de fonctionnalités que leurs homologues ASIC. Une étude de 2006 a montré que les conceptions implémentées sur FPGA nécessitaient en moyenne 40 fois plus de surface, consommaient 12 fois plus d'énergie dynamique et fonctionnaient à un tiers de la vitesse des implémentations ASIC correspondantes.

Les FPGA présentent l'avantage de pouvoir reprogrammer les équipements sur site pour corriger des bogues ou apporter d'autres améliorations. Certains FPGA permettent une reconfiguration partielle , autorisant la reprogrammation d'une partie du dispositif tandis que d'autres parties continuent de fonctionner. Parmi les autres avantages, on peut citer un délai de commercialisation plus court et des coûts d'ingénierie non récurrents réduits . Les fournisseurs peuvent également opter pour une solution intermédiaire : le prototypage sur FPGA . Ils développent leur prototype matériel sur FPGA, mais fabriquent la version finale sous forme d'ASIC une fois la conception validée. C'est souvent le cas pour les nouvelles conceptions de processeurs.

Les principales différences entre les CPLD et les FPGA sont d'ordre architectural . Un CPLD possède une structure relativement restrictive, composée d'une ou plusieurs matrices logiques de type somme de produits programmables alimentant un nombre relativement restreint de registres cadencés . De ce fait, les CPLD sont moins flexibles, mais présentent l'avantage d' un temps de propagation plus prévisible . Les architectures FPGA, quant à elles, sont dominées par l'interconnexion. Cela les rend beaucoup plus flexibles, mais aussi beaucoup plus complexes à concevoir, ou du moins exige des logiciels de conception électronique (CAO) plus sophistiqués. Une autre distinction entre les FPGA et les CPLD réside dans leur taille : les FPGA sont généralement beaucoup plus volumineux en termes de ressources que les CPLD. En règle générale, seuls les FPGA intègrent des fonctions embarquées plus complexes , telles que des additionneurs , des multiplicateurs , de la mémoire et des sérialiseurs/désérialiseurs . Enfin, les CPLD intègrent une mémoire flash pour stocker leur configuration, tandis que les FPGA stockent généralement leur configuration dans de la SRAM et nécessitent une mémoire non volatile externe pour leur initialisation à la mise sous tension. Lorsqu'une conception requiert une mise en marche instantanée simple, les CPLD sont généralement préférés. Il arrive que des CPLD et des FPGA soient utilisés simultanément dans une même conception de système. Dans ces conceptions, les CPLD assurent généralement les fonctions logiques d'interface.